

Docket No.: 60188-129

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re Application of

Takashi YONEDA, et al.

Serial No.:

Group Art Unit:

Filed: December 10, 2001

Examiner:

For: COMPI

COMPUTER DEVICE

CLAIM OF PRIORITY AND TRANSMITTAL OF CERTIFIED PRIORITY DOCUMENT

Commissioner for Patents Washington, DC 20231

Sir:

In accordance with the provisions of 35 U.S.C. 119, Applicants hereby claim the priority of:

Japanese Patent Application No. 2000-375495, filed December 11, 2000

cited in the Declaration of the present application. A Certified copy is submitted herewith.

Respectfully submitted,

MCDERMOTT, WILL & EMERY

Michael E. Fogarty

Registration No. 36,139

600 13th Street, N.W.

Washington, DC 20005-3096

(202) 756-8000 MEF:prp Date: December 10, 2001

Facsimile: (202) 756-8087

60188-129 Yoneda et al. December 10, '01

日本国特許庁McDermott, Will & Emery JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されいる事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application with this Office

出願年月日

Date of Application:

2000年12月11日

出 願 番 号

Application Number:

特願2000-375495

出 願 人
Applicant(s):

松下電器産業株式会社

CERTIFIED COPY OF PRIORITY DOCUMENT

2001年11月 2日

特許庁長官 Commissioner, Japan Patent Office 及川耕



特2000-375495

【書類名】

特許願

【整理番号】

5037710111

【提出日】

平成12年12月11日

【あて先】

特許庁長官 殿

【国際特許分類】

G06F 9/30 380

【発明者】

【住所又は居所】

大阪府門真市大字門真1006番地 松下電器産業株式

会社内

【氏名】

米田 貴史

【発明者】

【住所又は居所】

大阪府門真市大字門真1006番地 松下電器産業株式

会社内

【氏名】

松本 政彦

【特許出願人】

【識別番号】

000005821

【氏名又は名称】

松下電器産業株式会社

【代理人】

【識別番号】

100077931

【弁理士】

【氏名又は名称】

前田 弘

【選任した代理人】

【識別番号】

100094134

【弁理士】

【氏名又は名称】 小山

山 廣毅

【選任した代理人】

【識別番号】

100110939

【弁理士】

【氏名又は名称】 竹内 宏

【選任した代理人】

【識別番号】 100110940

【弁理士】

【氏名又は名称】 嶋田 高久

【選任した代理人】

【識別番号】 100113262

【弁理士】

【氏名又は名称】 竹内 祐二

【選任した代理人】

【識別番号】 100115059

【弁理士】

【氏名又は名称】 今江 克実

【選任した代理人】

【識別番号】 100115510

【弁理士】

【氏名又は名称】 手島 勝

【選任した代理人】

【識別番号】 100115691

【弁理士】

【氏名又は名称】 藤田 篤史

【手数料の表示】

【予納台帳番号】 014409

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

要

【物件名】

要約書 1

【包括委任状番号】 0006010

【プルーフの要否】

【書類名】 明細書

【発明の名称】 コンピュータ装置

【特許請求の範囲】

【請求項1】 アドレス信号を出力すると共に、同一アドレス信号についてアクセス信号を2回出力するCPUと、

ー連のプログラムを記憶し、前記CPUからのアドレス信号及びアクセス信号を受け、前記アドレス信号に対応するアドレスのプログラムを前記アクセス信号に応じて2回出力するメモリと、

前記メモリから出力されたプログラムを前記アクセス信号に応じてラッチする ラッチ回路と、

前記メモリから出力された2つの同一プログラムについて、前記ラッチ回路から出力された第1回目のプログラムと、前記メモリから出力された第2回目のプログラムとを比較し、両者の一致を検出する一致検出回路とを備え、

前記CPUは、前記一致検出回路の比較結果信号を受け、プログラムの不一致時に、再度前記同一アドレスについてのアクセス信号を出力して、前記メモリから出力される第3回目のプログラムと、前記ラッチ回路から出力される前記第2回目のプログラムとの比較を前記一致検出回路で行わせる

ことを特徴とするコンピュータ装置。

【請求項2】 前記メモリからの第1、第2、第3回目のプログラムの出力は、命令フェッチサイクル内で行われ、

前記一致検出回路で第2回目のプログラムと第3回目のプログラムとの一致が 検出された時、この一致したプログラムのデコードサイクルに移行する

ことを特徴とする請求項1記載のコンピュータ装置。

【請求項3】 アドレス信号を出力すると共に、同一アドレス信号についてアクセス信号を3回以上出力するCPUと、

一連のプログラムを記憶し、前記アドレス信号に対応するアドレスのプログラムを前記アクセス信号に応じて順次出力するメモリと、

直列に接続され、前記メモリから出力されたプログラムを前記アクセス信号に 応じて順次ラッチする複数個のラッチ回路と、 前記メモリから出力された複数の同一プログラムについて、前記メモリから最後に出力されたプログラム及び前記各ラッチ回路から出力されたプログラムを比較し、全てのプログラムの一致を検出する一致検出回路とを備え、

前記CPUは、前記一致検出回路で一致が検出されたとき、前記一致したプログラムのデコードサイクルに移行する

ことを特徴とするコンピュータ装置。

【請求項4】 前記複数個のラッチ回路及び一致検出回路に代えて、

前記メモリから出力された複数の同一プログラムについて多数決を取る多数決 回路を備え、

前記CPUは、前記多数決回路において最も数が多いと判定されたプログラムをデコードする

ことを特徴とする請求項3記載のコンピュータ装置。

【請求項5】 一連のプログラムを記憶するメモリと、

前記メモリから個々のプログラムをパイプラインで順次フェッチし、デコード し、実行するCPUとを備え、

前記CPUは、

フェッチサイクルにおいて前記メモリからの第1のプログラムをフェッチし、 前記第1のプログラムのデコードサイクルでは、前記第1のプログラムに続く 第2のプログラムをフェッチすると共に、前記メモリに対して第1のプログラム の再読み出しを要求し、再読み出しされた第1のプログラムと、前記第1のプロ グラムのフェッチサイクルでフェッチされた第1のプログラムとを比較し、両プログラムが一致するとき第1のプログラムの実行に移行する

ことを特徴とするコンピュータ装置。

【請求項6】 前記CPUは、

2つの第1のプログラム同士が一致しないとき、前記メモリに対して第1のプログラムの再々読み出しを要求し、再々読み出しされた第1のプログラムと、前記再読み出しされた第1のプログラムとを比較し、両プログラムが一致するとき第1のプログラムの実行に移行する

ことを特徴とする請求項5記載のコンピュータ装置。

【請求項7】 前記メモリは、

前記CPUからアドレス信号を受けて、前記アドレス信号に対応するアドレスのプログラムと、前記アドレス信号に対応するアドレスよりも1つ前のアドレスに対応するプログラムとを出力する

ことを特徴とする請求項5記載のコンピュータ装置。

【請求項8】 前記メモリは、

連続するプログラムがアドレス順に行方向及び列方向に記憶されていて、

前記CPUからアドレス信号を受けたとき、2本の連続する行選択信号及び2 本の連続する列選択信号を出力する

ことを特徴とする請求項7記載のコンピュータ装置。

【請求項9】 ラッチ回路を有し、前記ラッチ回路は、

前記CPUから出力されるアクセス信号に同期して、前記フェッチサイクルで 前記メモリから出力される第1のプログラムをラッチし、

前記CPUには、前記ラッチ回路にラッチされた第1のプログラムと、前記デコードサイクルで再読み出しされた第1のプログラムとの一致を検出する一致検出回路が接続される

ことを特徴とする請求項6記載のコンピュータ装置。

【請求項10】 前記デコードサイクルで第1のプログラムが再読み出しされたとき、

前記ラッチ回路は、前記再読み出しされた第1のプログラムをラッチし、

前記一致検出回路は、2つの第1プログラムが一致しないときに再々読み出しされた第1のプログラムと、前記ラッチ回路にラッチされた再読み出しされた第1のプログラムとの一致を検出する

ことを特徴とする請求項9記載のコンピュータ装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明はコンピュータ装置に関する。

[0002]

【従来の技術】

従来のコンピュータ装置及びその制御方法について図11を参照しながら説明する。図11は従来のコンピュータ装置の構成を示す。同図において、100はCPUである。ROM2は予め命令とデータとからなる一連のプログラムを記憶する。CPU100は、ROM2とROMデータバスcで接続され、ROM2に対してアドレス信号a及びアクセス信号bを出力する。ROM2は、前記アクセス信号bを受けて、前記アドレス信号aに対応するアドレスに格納されたプログラムをROMデータバスcを経てCPU100に出力する。

[0003]

CPU100の内部での命令処理は、命令フェッチサイクル、命令デコードサイクル、命令の実行等の実行サイクルで構成されており、命令フェッチサイクルにおいてROM2から次に実行するプログラムを入手し、次の命令デコードサイクル以降において、前記入手したプログラムをデコードして、このプログラムの内容に応じてメモリアクセス、データ操作などの実際の処理を行う。

[0004]

次に、命令フェッチサイクル時でのROM2の動作を図12のROMの内部構成、及び図13の信号波形図に基づいて説明する。図13において、命令フェッチサイクルはプリチャージ期間T1とデータ確定期間T2とから成る。プリチャージ期間T1では、プリチャージ信号等のアクセス信号しにより、図12に示したROM2内のビットラインc1、c2~c4がH電位となる。次のデータ確定区間T2では、アドレス信号aに対応した1本の信号線a1、a2又はa3がアドレスデコーダー201により選択される。これにより、前記選択された信号線に接続され且つ接地されたN-chトランジスタ200はONするが、これらONしたトランジスタ200に接続されているビットラインc1、c2~c4はL電位にディスチャージされ、接続されていないビットラインc1、c2~c4はH電位を保持する。そして、これらビットラインc1、c2~c4はの組合せよりなるプログラムがROMデータバスcを経て読み出されてCPU100に出力される。

[0005]

その後、命令データの確定信号(図示せず)により、前記読み出されたプログラムが、CPU100の内部に存在する命令レジスタ(図示せず)に格納されて、命令フェッチサイクルが終了する。

[0006]

【発明が解決しようとする課題】

しかしながら、前記従来のコンピュータ装置では、命令フェッチサイクルにおけるROM2へのアクセスは一度だけである。このため、次の問題が生じる。即ち、一般に、ROM2の各メモリセルは1つのキャパシタと1つのトランジスタとで形成されており、この構成上、ビットラインがプリチャージされた電位を保持している間にONしたN-chトランジスタ200に接続されていないビットラインがノイズ等の原因により接地されてHデータがLデータに反転した場合には、これの修復手段を持たない。その結果、ROM2からはプログラムが誤って読み出され、CPU100は誤ったプログラムをデコードし、実行してしまうという問題があった。

[0007]

本発明は、このような問題を解決するためになされたものであり、その目的は、ROMからプログラムが誤って読み出された場合であっても、その誤った読み出しを検知して、再度プログラムを正しく読み出して安全に動作できるコンピュータ装置を提供することにある。

[0008]

【課題を解決するための手段】

前記目的を達成するため、本発明では、ROMなどのメモリから同一プログラムを複数回読み出し、これらの一致、不一致を検出して、一致する場合に限りそのプログラムを実行する。

[0009]

具体的に、請求項1記載の発明のコンピュータ装置は、アドレス信号を出力すると共に、同一アドレス信号についてアクセス信号を2回出力するCPUと、一連のプログラムを記憶し、前記CPUからのアドレス信号及びアクセス信号を受け、前記アドレス信号に対応するアドレスのプログラムを前記アクセス信号に応

じて2回出力するメモリと、前記メモリから出力されたプログラムを前記アクセス信号に応じてラッチするラッチ回路と、前記メモリから出力された2つの同ープログラムについて、前記ラッチ回路から出力された第1回目のプログラムと、前記メモリから出力された第2回目のプログラムとを比較し、両者の一致を検出する一致検出回路とを備え、前記CPUは、前記一致検出回路の比較結果信号を受け、プログラムの不一致時に、再度前記同一アドレスについてのアクセス信号を出力して、前記メモリから出力される第3回目のプログラムと、前記ラッチ回路から出力される前記第2回目のプログラムとの比較を前記一致検出回路で行わせることを特徴とする。

[0010].

請求項2記載の発明は、前記請求項1記載のコンピュータ装置において、前記 メモリからの第1、第2、第3回目のプログラムの出力は、命令フェッチサイク ル内で行われ、前記一致検出回路で第2回目のプログラムと第3回目のプログラ ムとの一致が検出された時、この一致したプログラムのデコードサイクルに移行 することを特徴とする。

[0011]

請求項3記載の発明のコンピュータ装置は、アドレス信号を出力すると共に、同一アドレス信号についてアクセス信号を3回以上出力するCPUと、一連のプログラムを記憶し、前記アドレス信号に対応するアドレスのプログラムを前記アクセス信号に応じて順次出力するメモリと、直列に接続され、前記メモリから出力されたプログラムを前記アクセス信号に応じて順次ラッチする複数個のラッチ回路と、前記メモリから出力された複数の同一プログラムについて、前記メモリから最後に出力されたプログラム及び前記各ラッチ回路から出力されたプログラムを比較し、全てのプログラムの一致を検出する一致検出回路とを備え、前記CPUは、前記一致検出回路で一致が検出されたとき、前記一致したプログラムのデコードサイクルに移行することを特徴とする。

[0012]

請求項4記載の発明は、前記請求項3記載のコンピュータ装置において、前記 複数個のラッチ回路及び一致検出回路に代えて、前記メモリから出力された複数 の同一プログラムについて多数決を取る多数決回路を備え、前記CPUは、前記 多数決回路において最も数が多いと判定されたプログラムをデコードすることを 特徴とする。

[0013]

請求項5記載の発明のコンピュータ装置は、一連のプログラムを記憶するメモリと、前記メモリから個々のプログラムをパイプラインで順次フェッチし、デコードし、実行するCPUとを備え、前記CPUは、フェッチサイクルにおいて前記メモリからの第1のプログラムをフェッチし、前記第1のプログラムのデコードサイクルでは、前記第1のプログラムに続く第2のプログラムをフェッチすると共に、前記メモリに対して第1のプログラムの再読み出しを要求し、再読み出しされた第1のプログラムと、前記第1のプログラムのフェッチサイクルでフェッチされた第1のプログラムとを比較し、両プログラムが一致するとき第1のプログラムの実行に移行することを特徴とする。

[0014]

請求項6記載の発明は、前記請求項5記載のコンピュータ装置において、前記 CPUは、2つの第1のプログラム同士が一致しないとき、前記メモリに対して 第1のプログラムの再々読み出しを要求し、再々読み出しされた第1のプログラ ムと、前記再読み出しされた第1のプログラムとを比較し、両プログラムが一致 するとき第1のプログラムの実行に移行することを特徴とする。

[0015]

請求項7記載の発明は、前記請求項5記載のコンピュータ装置において、前記メモリは、前記CPUからアドレス信号を受けて、前記アドレス信号に対応するアドレスのプログラムと、前記アドレス信号に対応するアドレスよりも1つ前のアドレスに対応するプログラムとを出力することを特徴とする。

[0016]

請求項8記載の発明は、前記請求項7記載のコンピュータ装置において、前記 メモリは、連続するプログラムがアドレス順に行方向及び列方向に記憶されてい て、前記CPUからアドレス信号を受けたとき、2本の連続する行選択信号及び 2本の連続する列選択信号を出力することを特徴とする。

[0017]

請求項9記載の発明は、前記請求項6記載のコンピュータ装置において、ラッチ回路を有し、前記ラッチ回路は、前記CPUから出力されるアクセス信号に同期して、前記フェッチサイクルで前記メモリから出力される第1のプログラムをラッチし、前記CPUには、前記ラッチ回路にラッチされた第1のプログラムと、前記デコードサイクルで再読み出しされた第1のプログラムとの一致を検出する一致検出回路が接続されることを特徴とする。

[0018]

請求項10記載の発明は、前記請求項9記載のコンピュータ装置において、前記デコードサイクルで第1のプログラムが再読み出しされたとき、前記ラッチ回路は、前記再読み出しされた第1のプログラムをラッチし、前記一致検出回路は、2つの第1プログラムが一致しないときに再々読み出しされた第1のプログラムと、前記ラッチ回路にラッチされた再読み出しされた第1のプログラムとの一致を検出することを特徴とする。

[0019]

以上により、請求項1ないし請求項4記載の発明では、ROMの所定アドレス に格納されたプログラムが複数回読み出され、これらプログラムの一致が一致検 出回路で検出された場合に限ってこのプログラムのデコード、実行が行われるの で、CPUは正しく読み出されたプログラムでもって所期通り安全に動作する。

[0020]

特に、請求項1及び請求項2記載の発明では、連続して2回同一アドレスから 読み出された第1及び第2のプログラム同士が不一致の場合には、再度同一アド レスから第3のプログラムが読み出され、この第3のプログラムが第2のプログ ラムと一致すれば、このプログラムのデコード及び実行が行われるので、プログ ラムの誤った読み出しが1回あった場合であっても、同一アドレスのプログラム を合計3回読み出すだけで、正しく読み出されたプログラムの実行が可能である

[0021]

また、請求項5ないし請求項10記載の発明では、デコードサイクルでは、そ

の前の命令フェッチサイクルでフェッチしたプログラムをデコードしながら、再度そのプログラムをフェッチし、この再フェッチしたプログラムが命令フェッチサイクルでフェッチしたプログラムと一致する場合に限り、そのデコードしたプログラムを実行する。従って、プログラムのデコードと同時にそのプログラムの正しい読み出しを確認するので、処理速度を高く維持できる。

[0022]

特に、請求項10記載の発明では、読み出されたプログラムがラッチ回路でラッチされるが、このラッチ回路にラッチされるプログラムは、常に最新に読み出されたプログラムである。従って、例えば最初の読み出しがノイズなどの原因で誤っている場合にも、正しく読み出されたプログラムをラッチ回路にラッチでき、プログラムの正しい読み出しの確認の確率を高くできる。

[0023]

【発明の実施の形態】

以下、本発明のコンピュータ装置の実施の形態を説明する。

[0024]

(第1の実施の形態)

図1は本発明の第1の実施の形態のコンピュータ装置の全体構成を示す。図2及び図3は動作説明図である。図1において、CPU1とROM(メモリ)2とはROMデータバスcにより接続されている。このROMデータバスcには、途中にラッチ回路3が配置される。CPU1はROM2に対して、アドレス信号aと、プリチャージ信号等のアクセス信号bとを出力する。前記アクセス信号bは、同一アドレス信号aについて2回出力される。ROM2は前記アクセス信号bを受ける毎に前記アドレス信号aに対応するアドレスに格納されたプログラムをROMデータバスcに出力する。ラッチ回路3は前記アクセス信号bをクロック信号として受けると共に、前記ROM2からROMデータバスcに出力されたプログラムをラッチし、このラッチしたプログラムを次のアクセス信号bの受信時にCPU1に出力する。4は一致検出回路であって、前記ROM2からROMデータバスcに出力されたプログラム(出力信号d)と、前記ラッチ回路3から出力されるプログラムとを受け、この両プログラムの一致、不一致を検出し、一致

するときには一致信号(比較結果信号)eをCPU1に出力する。

[0025]

次に、前記コンピュータ装置の動作を図2及び図3の信号波形図を参照しながら以下に説明する。尚、CPU1からは、アドレス信号aとして、順次N、N+1のアドレスデータが出力され、このアドレスデータN、N+1に対応するプログラムを各々A、Bであるとして、説明する。

[0026]

先ず、ROM2からのプログラムの読み出しが正しく行われる場合を図2を参照しながら説明する。図2において、命令フェッチサイクルでは、CPU1からROM2に対してアドレス信号aとしてのアドレスデータNとアクセス信号bとが出力される。ROM2は前記アクセス信号bを受けて、アドレスデータNに対応するプログラムAを出力する。更に、前記の同一命令フェッチサイクルにおいて、アクセス信号bが出力される。これにより、ラッチ回路3には前記プログラムAがラッチされ、ROM2は再度前記プログラムAが出力される。一致検出回路4は、ROM2から出力されるROMデータバスcのプログラムAと、ラッチ回路3の出力信号dの内容(プログラムA)とを比較し、ここではこの両プログラムが一致しているので、一致検出回路4はCPU1に一致信号eを出力する。CPU1は前記一致信号eを受けて、ラッチ回路3の出力信号dの内容(プログラムA)をROMデータとして内部の命令レジスタに格納し、命令フェッチサイクルを終了する。その後は、命令デコードサイクルにおいて、前記プログラムAのデコードを行う。

[0027]

次に、アドレス信号 a がアドレスデータN+1の際に、ROM 2 から出力されるプログラムが、ノイズの混入により、正しいプログラムB からプログラムCとして誤って読み出された場合を図3を参照しながら説明する。命令フェッチサイクルにおいて、アドレス信号 a としてアドレスデータN+1がCPU1からROM 2 に出力されると、アクセス信号 b によりROM 2 は誤ってプログラムCを出力する。次に、前記と同一の命令フェッチサイクルにおいて、再びCPU1からアドレス信号 a (アドレスデータN+1)及びアクセス信号 b が出力されると、

1 0

ラッチ回路3はプログラムCをラッチし、ROM2からはプログラムBが正しい 読み出される。この場合、一致検出回路4は、一致信号eを出力せず、CPU1 はラッチ回路3の出力信号d(プログラムC)をROMデータとして認識しない 。この場合には、CPU1は、前記命令フェッチサイクルを延長して、再度、R OM2にアクセス信号bを出力する。これにより、ラッチ回路3の出力信号dは プログラムBとなり、ROM2からもプログラムBが正しく読み出される。その 結果、一致検出回路4は一致信号eを出力し、CPU1はプログラムBを正しく ROMデータとして命令レジスタに格納し、命令フェッチサイクルを終了する。 その後は、命令デコードサイクルにおいて、前記プログラムBのデコードを行う

[0028]

以上の説明からも明らかなように、本実施の形態のコンピュータ装置では、同一の命令フェッチサイクル内に同一内容のアドレス信号 a に対して複数回のアクセス信号 b を出力し、アクセス信号 b 毎に読み出されるROM 2 からのプログラムをその直前に読み出されたプログラムとの一致を一致検出回路 4 で確認し、不一致の場合には、命令フェッチサイクルを延長してプログラムを再度読み出し、読み出された同一アドレスのプログラム同士の一致を確認した後でなければ、次のデコードサイクルに移行しないので、CPU1 は誤ったプログラムを実行することがなく、安全に動作できるコンピュータ装置を提供することができる。

[0029]

更に、最初に読み出されたプログラムがプログラムCとして誤って読み出された場合であっても、2回目に正しく読み出されたプログラムBが第3回目の読み出し時にはラッチ回路3にラッチされるので、第3回目には、第2回目に読み出されたプログラムBと第3回目に読み出されたプログラムBとが一致検出回路4で比較されて、その一致が検出される。従って、最初の読み出しが誤っている場合であっても、合計3回の読み出し動作で次のデコードサイクルに移行することが可能である。

[0030]

(第1の変形例)

図4は前記第1の実施の形態の変形例を示す。本変形例では、複数個のラッチ回路3 a、3 b…3 nを備えると共に、同一内容のアドレス信号 a に対して前記ラッチ回路の個数に等しいn回のアクセス信号 b を C P U 1 から出力するようにしたものである。また、一致検出回路4 a は、前記ラッチ回路3 a、3 b…3 nから出力されるプログラム、及びR O M 2 から出力されるプログラムの合計 n + 1 回出力される同一アドレスのプログラムの一致を検出する。

[0031]

従って、本変形例では、CPU1に入力されるROMデータの信頼性をより一層に向上することができる。

[0032]

(第2の変形例)

図5は前記第1の実施の形態の第2の変形例を示す。本変形例では、図1と同一の構成については同一符号を付してその説明を省略し、異なる部分についてのみ構成を説明する。

[0033]

図5において、CPU20は同一命令フェッチサイクルにおいてアクセス信号 bを複数回(例えば3回又は5回)出力する。5は多数決回路である。この多数 決回路5は、CPU20からのアクセス信号bをクロック信号として、アクセス 信号bと同じ周期でもって、ROM2から読み出されるROMデータバスcの値 (プログラム)をサンプリングし、それらプログラムの多数決をとって、数の多いプログラムをCPU20に出力する。

[0034]

従って、本変形例においては、図6の信号波形図に示すように、命令フェッチサイクルにおいて、CPU20からアドレス信号 a としてアドレスデータNが出力されると共に、アクセス信号 b が複数回ROM2に出力される。これにより、ROM2は、アドレスデータNに対応するアドレスのプログラムAを複数回読み出し、これらプログラムが多数決回路5に入力される。多数決回路5は、これらプログラムの多数決をとり、数の多いプログラムをCPU20にROMデータとして出力する。従って、ノイズ等の影響によりROM2から読み出されたプログ

ラムが一時的にプログラムCとなった場合であっても、CPU20には正しいプログラムAが入力されて、次の命令デコードサイクル以降の処理を行うので、1つの命令処理の実行時間を変更することなく正しく動作する。

[0035]

(第2の実施の形態)

続いて、本発明の第2の実施の形態のコンピュータ装置について説明する。

[0036]

図7は本実施の形態のコンピュータ装置の構成を示す図である。同図において、CPU10はアクセス信号bをROM2に出力する。このアクセス信号bは、命令フェッチサイクルにアドレス信号aと共に1回出力されるほか、その次の命令デコードサイクルでも前記同一内容のアドレス信号aに対して更にもう1回出力される。

[0037]

前記ROM2は、図10に示すように、連続するプログラムA11、A12… A1n、A21…Am1…Amnがアドレス順に行方向及び列方向に記憶されている。更に、ROM2は、前記CPU10からアドレス信号 a を受けた際には、そのアドレス信号 a に対応するアドレスを選択するように1つの行選択信号及び1つの列選択信号を出力すると共に、そのアドレス信号 a に対応するアドレスの1つ前のアドレスを選択するように他の1つの行選択信号及び他の1つの列選択信号を出力する。従って、前記ROM2は、前記CPU10からアドレス信号 a を受けた際には、そのアドレス信号 a に対応するアドレスのプログラム(以下、新プログラムという)をROMデータバスcNに出力すると共に、前記アドレス信号に対応するアドレスよりも1つ前のアドレスに対応するプログラム(以下、前プログラムという)をROMデータバスcBに出力する。この両プログラムが同一行又は同一列に位置する場合には、前記2つの行選択信号又は2つの列選択信号は、1つの行選択信号又は1つの列選択信号になる。

[0038]

また、図7において、22及び23は第1及び第2のマルチプレクサであって 、前記前プログラム及び新プログラムを受け、その何れか一方を選択する。第2 のマルチプレクサで選択されたプログラムは、ROMデータとしてCPU10に入力される。3はラッチ回路であって、CPU10からのアクセス信号bをクロック信号とすると共に、前記第1のマルチプレクサ22で選択されたプログラムをラッチする。4は一致検出回路であって、前記ラッチ回路3から出力されたプログラムと、ROM2から出力された前プログラムとの一致、不一致を検出し、一致するときに一致信号eをCPU10に出力する。前記一致検出回路4の一致信号eは前記第1及び第2のマルチプレクサ22、23に出力される。前記第1及び第2のマルチプレクサ22、23に出力される。前記第1及び第2のマルチプレクサ22、23は、通常はROM2からの新プログラムを選択し、一致信号eを受けないとき、即ちプログラムの不一致時にROM2からの前プログラムを選択する。

[0039]

次に、本実施の形態の図5のコンピュータ装置の動作について、図8及び図9の信号波形図を参照しながら、以下に説明する。尚、前記第1の実施の形態と同様に、CPU10よりアドレス信号aとして順次アドレスデータN、N+1が出力され、このアドレスデータN、N+1に対応するプログラムを各々A、Bであるとする。

[0040]

先ず、ROM2からプログラムが正しく読み出される場合を図8を参照しながら説明する。尚、図8はアドレスNに着目して描かれている。命令フェッチサイクルにおいて、ROM2にはCPU10からアドレス信号a(アドレスデータN)が入力されると共にアクセス信号bが入力され、ROM2は新プログラムAを読み出す。第1のマルチプレクサ22は新プログラムAを選択し、この新プログラムAがラッチ回路3にラッチされる。第2のマルチプレクサ23も新プログラムAを選択し、この新プログラムAを選択し、この新プログラムAを選択し、この新プログラムAがCPU10にROMデータとして入力され、命令フェッチサイクルが終了する。

[0041]

その後、CPU10の内部状態は命令デコードサイクルに遷移する。ここでは、CPU10は入力されたプログラムAをデコードし、プログラムAに対応した 処理を行う準備をする。次のアドレス信号a(アドレスデータN+1)及びアク セル信号 b が出力され、ROM 2 ではこのアドレス信号 a のアドレスの1つ前のアドレスNに対応する前プログラムAが読み出される。ラッチ回路 3 はラッチされていたプログラムAを出力し、一致検出回路 4 はこの両プログラムA、Aを比較し、一致信号 e をC P U 1 0 に出力する。一方、第2のマルチプレクサ2 3 は前記一致信号 e を受けて新プログラムAを選択してC P U 1 0 に出力する。前記C P U 1 0 は、一致信号 e を受信したので、前記第2のマルチプレクサ2 3 からの新プログラムAを正しく読み出されたROMデータとして内蔵する命令レジスタに格納し、命令デコードサイクルを終了する。

[0042]

次に、アドレス信号 a がアドレスデータN+1の場合に、ノイズによりROM 2から読み出されたプログラムがプログラムCとなった際の動作について、図9を参照しながら説明する。命令フェッチサイクルにおいて、アドレス信号 a (アドレスデータN+1)及びアクセス信号 b がROM 2に入力され、ROM 2からはプログラムBが誤って新プログラムCとして読み出され、このプログラムCが第1のマルチプレクサ22で選択されてラッチ回路3にラッチされる。更に、前記プログラムCは第2のマルチプレクサ23で選択されてCPU10に入力され、命令フェッチサイクルが終了する。

[0043]

次に、CPU10の内部状態は命令デコードサイクルとなり、CPU10はプログラムCをデコードし、プログラムCに対応した処理を行う準備をする。しかし、同時に行われるアクセス信号 b の出力により、R OM 2 からはR OM データバスc B に前プログラムB が再読み出しされる。一致検出回路 4 は、この再読み出しされたプログラムB とラッチ回路 3 からのプログラムC とを比較し、一致信号 e を出力しない。その結果、CPU10は、プログラムC に対して行ったデコード処理を中止する。第1のマルチプレクサ22はR OM データバスc B 側を選択して、ラッチ回路 3 には再読み出しされたR OM データバスc B のプログラムB がラッチされる。第2のマルチプレクサ23も、R OM データバスc に再読み出しされたプログラムBを選択し、この前プログラムBがC PU10に入力される。

[0044]

続いて、CPU10は、プログラムCに対するデコード処理を中止したので、 再度、命令デコードサイクルを実施しようと、アクセス信号 b を出力する。この 再度の命令デコードサイクルにおいて、ラッチ回路 3 は再読み出しされたプログ ラムBを出力すると共に、ROM 2 からはROMデータバス c Bに前プログラム Bが再々読み出しされる。その結果、一致検出回路 4 は一致信号 e を C P U 1 0 に出力し、C P U 1 0 は、前記第2のマルチプレクサ23から入力されたプログ ラムBを正しく読み出されたプログラムのROMデータとして、内蔵する命令レ ジスタに格納し、命令デコードサイクルを終了して、メモリアクセスやデータ操 作など実際の処理を行う命令実行サイクルに遷移する。

[0045]

以上の説明からも明らかなように、本実施の形態のコンピュータ装置では、命令フェッチサイクル終了後の命令デコードサイクルにもアクセス信号 b を出力し、この命令デコードサイクルにおいて、デコード中のプログラムが正しく読み出されたプログラムか否かを一致検出回路 4 で判断し、誤った読み出しの場合には再度同一アドレスのプログラムを読み出して、デコードを行うので、誤って読み出されたプログラムを実行することがない。

[0046]

また、本実施の形態では、命令デコードサイクルにおいて、プログラムの読み 出しが正しく行われたか否かを判断するので、前記第1の実施の形態のように命 令フェッチサイクルで複数回連続して同一アドレスのプログラムを読み出す場合 に比較して、1サイクルの期間を短縮でき、処理速度を上げつつ安全に動作する コンピュータ装置を提供することができる。

[0047]

尚、ROM2から読み出されたプログラムが分岐命令である場合には、命令フェッチサイクルでROM2から読み出された新プログラムと、次の命令デコードサイクルで比較用として読み出された前プログラムとは常に不一致となるため、命令デコードサイクルでの前プログラムの読み出しは強制的に停止される。

[0048]

【発明の効果】

以上説明したように、請求項1ないし請求項4記載の発明のコンピュータ装置によれば、ROMに格納されたプログラムを複数回読み出し、これらプログラムの一致を検出した場合に限ってそのプログラムのデコード、実行を行ったので、正しく読み出されたプログラムでもってCPUを所期通り安全に動作させることができる。

[0049]

特に、請求項1及び請求項2記載の発明によれば、プログラムの誤った読み出しが1回あった場合であっても、同一アドレスのプログラムを合計3回読み出すだけで、正しく読み出されたプログラムの実行が可能である。

[0050]

また、請求項5ないし請求項10記載の発明によれば、デコードサイクルでは、その前の命令フェッチサイクルでフェッチしたプログラムをデコードしながら、再度そのプログラムをフェッチして、そのプログラムの正しい読み出しを確認するので、処理速度を高く維持しながら正しく読み出されたプログラムの実行が可能である。

[0051]

特に、請求項10記載の発明によれば、常に最新に読み出された同一プログラムをラッチ回路にラッチしながら、複数回読み出されたプログラムが正しく読み出されたプログラムであるか否かを判断するので、プログラムの正しい読み出しの確認の確率を高くできる。

【図面の簡単な説明】

【図1】

本発明の第1の実施の形態に係るコンピュータ装置の構成を示す図である。

【図2】

同実施の形態に係るコンピュータ装置の信号波形図である。

【図3】

同実施の形態に係るコンピュータ装置の信号波形図である。

【図4】

本発明の第1の実施の形態の第1の変形例に係るコンピュータ装置の構成を示す図である。

【図5】

本発明の第1の実施の形態の第2の変形例に係るコンピュータ装置の構成を示す図である。

【図6】

第2の変形例に係るコンピュータ装置の信号波形図である。

【図7】

本発明の第2の実施の形態に係るコンピュータ装置の構成を示す図である。

【図8】

同実施の形態に係るコンピュータ装置の信号波形図である。

【図9】

同実施の形態に係るコンピュータ装置の信号波形図である。

【図10】

同実施の形態のコンピュータ装置に備えるメモリの概略構成を示す図である。

【図11】

従来のコンピュータ装置の構成を示すブロック図である。

【図12】

従来のコンピュータ装置の構成を示すブロック図である。

【図13】

従来のコンピュータ装置の信号波形図である。

【符号の説明】

1, 10, 20 CPU

2 ROM (メモリ)

3、3 a ··· 3 n ラッチ回路


4 一致検出回路

5 多数決回路


22、23 マルチプレクサ

【書類名】 図面


【図1】




【図2】




【図3】




【図4】




【図5】




【図6】




【図7】




【図8】




【図9】




【図10】




【図11】



【図12】



【図13】



【書類名】要約書

【要約】

【課題】 コンピュータ装置において、ROM内のプログラムが誤って読み出された場合であっても、正しく読み出されたプログラムで安全に動作させる。

【解決手段】 ラッチ回路3はROM2から読み出されたプログラムをラッチする。ROM2からプログラムBがプログラムCとして誤って読み出されても、CPU1は再度ROM2にアクセス信号を出力し、同一プログラムBをROM2から読み出す。このプログラムBと前記ラッチ回路3のプログラムCとが一致検出回路4で比較され、不一致であるので、CPU1は再度アクセス信号を出力する。その結果、ROM2がプログラムBを正しく出力したとすると、このプログラムBとラッチ回路3のプログラムBとが一致検出回路4で比較され、一致するので、CPU1はこのプログラムBを正しく読み出されたROMデータとして、その命令を実行する。

【選択図】 図1

出願人履歴情報

識別番号

[000005821]

1. 変更年月日

1990年 8月28日

[変更理由]

新規登録

住 所

大阪府門真市大字門真1006番地

氏 名

松下電器産業株式会社